삼성전자 공정 기술 로드맵 공개, 4nm 공정은 2020년

삼성전자 공정 기술 로드맵 공개, 4nm 공정은 2020년

- 작성자 : 세비지 -

삼성전자 반도체 사업부가 미국 산타 클라라에서 개최된 삼성 파운드리 포럼을 통해 최신 공정 기술 로드맵을 공개했다는 소식입니다.

 

expreview는 삼성전자가 향후 몇 년 동안 사용할 최신 공정 기술 로드맵을 삼성 파운드리 포럼 (Samsung Foundry Forum)을 통해 공개했다고 전했습니다.

 

공개된 내용에 따르면 삼성전자 반도체 사업부는 14nm/ 10nm FinFET 공정 이후로 8nm와 7nm, 6nm, 5nm, 4nm 공정을 순차적으로 진행할 예정이며 2020년이 되면 4nm (nm는 10억분의 1ｍ)공정을 실현할 것으로 예상했습니다.

현재의 노광장비로 구현 가능한 가장 경쟁력 있는 미세공정인 8nm LPP (Low Power Plus)는 10nm를 개선한 공정으로 더 높은 성능과 밀도의 트랜지스터에 적합하며 올해 말 (2017년 하반기) 시험 생산에 들어갈 예정입니다.

 

8nm LPP 공정 이후로는 극자외선 노광장비 (EUV)를 도입합니다. 삼성전자는 ASML과 협력을 통해 EUV 기술을 도입해 칩을 생산하며 인텔과 같이 7nm LPP 공정에서 실현합니다. 연구 개발과 시험 생산 시기는 내년 (2018)입니다.

 

이어지는 6nm LPP 공정은 7nm 공정을 개선해 전력 사용량을 감소한 것이 특징으로 2019년 등장 예정입니다. 6nm 공정을 개선한 5nm 공정은 전력 사용량 감소와 FinFET 물리 구조를 확장해 등장합니다.

 

그 다음으로 4nm LPP 공정은 2020년 실현 예정이며 멀티브릿지 채널 FET (MBCFET) 구조를 새로 도입하며 MBCFET는 삼성의 독자 기술로 GAAFET (게이트 올 어라운드 FET) 기술을 더합니다.

 

실리콘 반도체 기술인 완전 공핍형 실리콘-온-절연체 기술 (FD-SOI, Fully Depleted Silicon-On-Insulator)도 공개했습니다. 28nm  FD-SOI 기술은 RF 칩이나 GPS 칩 등 사물인터 (IoT) 관련 칩셋, 18nm FD-SOI 기술은 MRAM (Magnetic Random Access Memory)에 적용할 예정입니다. MRAM은 자성체 소자 기반의 비휘발성 메모리로 낸드 플래시 (NAND Flash) 메모리 대비 쓰기 속도가 약 1천배 빠른 것으로 알려졌습니다.

 

18nm FD-SOI는 28nm FD-SOI 공정의 저전력 특성을 향상하며 현재 양산, 18nm/ 28nm FD-SOI 적용 제품은 2018과 2020년 상용화 예정입니다.

내용 참고 : 

http://blueframe.co.kr/bbs/board.php?bo_table=news01&wr_id=2459

http://www.expreview.com/54397.html