인텔, 10nm 공정은 기존 14nm 대비 최대 40% 향상

인텔, 10nm 공정은 기존 14nm 대비 최대 40% 향상

- 작성자 : 세비지 -

 

인텔은 지난 3월 28일(현지시간) 미국 샌프란시스코에서 열린 테크 데이 (Tech Day) 행사에서 개발 중인 기술 들에 대해 소개했고 여기에는 올해 하반기 양산에 들어갈 것으로 알려진 10나노 (10nm) 공정에 대한 내용도 포함된 것으로 알려졌다.

인텔은 이날 발표에서 10nm 공정으로 칩을 제조하는 삼성전자 (Samsung), TSMC, 퀄컴 (Qualcomm)과 다른 제조사의 10nm 공정 대비 자사의 10nm 공정은 트랜지스터 집적도 면에서 앞서고 있다고 밝혔다.

삼성전자나 TSMC의 10nm 칩 트랜지스터 집적도는 1mm^2 당 5000만개 인데 반해 인텔의 10nm 공정은 2배 이상인 1mm^2 당 1억 800만개의 트랜지스터가 집적된다고 소개했다.

 

인텔의 10nm 공정은 3세대 FinFET 공정 기술을 바탕으로 하며 무어의 법칙 (Moore's Law)에 따라 트랜지스터는 더 작아지고 트랜지스터 당 비용을 낮추어 효과를 나타낼 수 있도록 개발하고 있다고 전했다.

공개한 공정 그래프에 따르면 인텔의 10nm 공정 기술은 14nm 공정 대비 트랜지스터 면적을 2.7배 (2.7x) 향상한다. 이것이 가능해진 것은 최소 게이트 피치 (Minimum Gate Pitch)를 70nm에서 54nm로 축소하고 최소 메탈 게이트 (Minimum  Metal Pitch)도  52nm에서 36nm로, 로직 트랜지스터 용량도 스퀘어 mm (Squared mm) 당 100.8 메가 트랜지스터를 할당해 가능해졌다.

 

또한 인텔은 14nm 공정에서 10nm 공정으로의 전환에 따라 최대 25%의 성능 개선, 저전력 상황에서는 최대 45%의 향상을 이룰 수 있을 것으로 예상했다. 10nm 공정의 향상 버전으로 알려진 10++ 에서는 다시 추가적으로 15% 향상하고 전력 소모는 추가로 30% 감소할 것으로 전망했다.

인텔은 사물인터넷 (IoT) 기기를 위한 22nm FinFET 공정인 22 FFL (FinFET Low Power) 기술도 공개했다.

한편 인텔은 10nm 공정을 저전력 모바일 프로세서에 우선 적용 후 데스크탑 라인업 등으로 확대할 것으로 알려졌으며 올해 8월 전후로 스카이레이크-X (Skylake-X)와 카비레이크-X (Kaby Lake-X), 이후에는 8세대 코어 프로세서 예상되는 커피 레이크 (Coffee Lake)를 출시 예정이다. 10nm 공정을 처음 도입할 것으로 알려진 프로세서는 캐논 레이크 (Canon Lake)로 공정 문제로 인해 2018로 연기될 것으로 알려졌다.

내용 참고 : 

http://blueframe.co.kr/bbs/board.php?bo_table=news01&wr_id=2191

http://www.kitguru.net/components/cpu/matthew-wilson/intels-enhanced-10nm-tech-to-bring-up-to-40-percent-performance-boost-over-14nm/